EP1C6Q240C8N IC FPGA 185 입력/출력 240QFP

설명

Cyclone® 장치에는 맞춤형 로직을 구현하기 위한 2차원 행 및 열 기반 아키텍처가 포함되어 있습니다.다양한 속도의 열 및 행 상호 연결은 LAB와 임베디드 메모리 블록 사이에 신호 상호 연결을 제공합니다.로직 어레이는 각 LAB에 10개의 LE가 있는 LAB로 구성됩니다.LE는 사용자 논리 기능의 효율적인 구현을 제공하는 작은 논리 단위입니다.LAB는 장치 전체에서 행과 열로 그룹화됩니다.사이클론 장치의 범위는 2,910~20,060 LE입니다.M4K RAM 블록은 4K 비트의 메모리와 패리티(4,608비트)가 있는 진정한 듀얼 포트 메모리 블록입니다.이 블록은 최대 250MHz에서 최대 36비트 폭의 전용 진정한 이중 포트, 단순 이중 포트 또는 단일 포트 메모리를 제공합니다.이러한 블록은 특정 LAB 사이의 장치에서 열로 그룹화됩니다.Cyclone 장치는 60~288Kbit의 임베디드 RAM을 제공합니다.각 Cyclone 장치 I/O 핀은 장치 주변의 LAB 행과 열 끝에 있는 I/O 요소(IOE)에 의해 공급됩니다.I/O 핀은 최대 640Mbps에서 66 및 33MHz, 64 및 32비트 PCI 표준 및 LVDS I/O 표준과 같은 다양한 단일 종단 및 차동 I/O 표준을 지원합니다.각 IOE에는 입력, 출력 및 출력 활성화 신호를 등록하기 위한 양방향 I/O 버퍼와 3개의 레지스터가 포함되어 있습니다.지연 체인(DDR 신호 위상 정렬에 사용)과 함께 이중 목적 DQS, DQ 및 DM 핀은 최대 133MHz(266Mbps)에서 DDR SDRAM 및 FCRAM 장치와 같은 외부 메모리 장치와의 인터페이스 지원을 제공합니다.사이클론 장치는 글로벌 클록 네트워크와 최대 2개의 PLL을 제공합니다.글로벌 클록 네트워크는 전체 장치에 걸쳐 구동되는 8개의 글로벌 클록 라인으로 구성됩니다.글로벌 클록 네트워크는 IOE, LE 및 메모리 블록과 같은 장치 내의 모든 리소스에 대한 클록을 제공할 수 있습니다.글로벌 클록 라인은 제어 신호에도 사용할 수 있습니다.Cyclone PLL은 고속 차동 I/O 지원을 위한 외부 출력뿐만 아니라 클록 증배 및 위상 편이와 함께 범용 클록킹을 제공합니다.