XC2C64A-7VQG100C IC CPLD 64MC 6.7NS 100VQFP

설명

CoolRunner-II 64-마크로셀 장치는 고성능 및 저전력 애플리케이션용으로 설계되었습니다.이것은 하이엔드 통신 장비에 절전을 제공하고 배터리 작동 장치에 고속을 제공합니다.저전력 대기 및 동적 작동으로 인해 전반적인 시스템 안정성이 향상됩니다.이 장치는 저전력 AIM(Advanced Interconnect Matrix)으로 상호 연결된 4개의 기능 블록으로 구성됩니다.AIM은 40개의 참 및 보완 입력을 각 기능 블록에 공급합니다.기능 블록은 조합 또는 등록된 작동 모드를 허용하는 수많은 구성 비트를 포함하는 40 x 56 P-term PLA와 16개의 매크로셀로 구성됩니다.또한 이러한 레지스터는 전역적으로 재설정 또는 사전 설정될 수 있으며 D 또는 T 플립플롭 또는 D 래치로 구성할 수 있습니다.또한 매크로셀별로 구성된 글로벌 및 로컬 제품 용어 유형의 여러 클록 신호가 있습니다.출력 핀 구성에는 슬루율 제한, 버스 홀드, 풀업, 오픈 드레인 및 프로그래밍 가능한 접지가 포함됩니다.슈미트 트리거 입력은 입력 핀별로 사용할 수 있습니다.매크로셀 출력 상태를 저장하는 것 외에도 매크로셀 레지스터를 "직접 입력" 레지스터로 구성하여 입력 핀에서 직접 신호를 저장할 수 있습니다.클로킹은 전역 또는 기능 블록 기반으로 사용할 수 있습니다.동기식 클럭 소스로 모든 기능 블록에 대해 3개의 글로벌 클럭을 사용할 수 있습니다.Macrocell 레지스터는 0 또는 1 상태로 전원을 공급하도록 개별적으로 구성할 수 있습니다.전역 설정/재설정 제어 라인은 작동 중에 선택한 레지스터를 비동기식으로 설정하거나 재설정하는 데에도 사용할 수 있습니다.추가 로컬 클록, 동기식 클록 활성화, 비동기식 설정/재설정 및 출력 활성화 신호는 매크로셀당 또는 기능 블록당 기준으로 제품 용어를 사용하여 형성될 수 있습니다.DualEDGE 플립플롭 기능도 매크로셀 단위로 사용할 수 있습니다.이 기능은 장치의 총 전력 소비를 줄이는 데 도움이 되는 낮은 주파수 클록킹을 기반으로 하는 고성능 동기식 작동을 허용합니다.CoolRunner-II 64-마크로셀 CPLD는 표준 LVTTL 및 LVCMOS18, LVCMOS25 및 LVCMOS33과 호환되는 I/O입니다.이 장치는 또한 슈미트 트리거 입력 사용과 호환되는 1.5VI/O입니다.전압 변환을 용이하게 하는 또 다른 기능은 I/O 뱅킹입니다.3.3V, 2.5V, 1.8V 및 1.5V 장치에 쉽게 인터페이스할 수 있는 CoolRunner-II 64A 매크로셀 장치에서 2개의 I/O 뱅크를 사용할 수 있습니다.